高雄醫學大學圖書館 |

語系/ Language: 繁體中文

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

VLSI測試方法學和可測性設計

~

梁峰

VLSI測試方法學和可測性設計

紀錄類型:	書目-語言資料,印刷品 : 單行本
作者:	雷紹充
合作者:	邵志標
合作者:	梁峰
出版地:	北京
出版者:	電子工業出版社;
出版年:	2005
標題:	超大規模集成電路 -
電子資源:	http://cec.lib.apabi.com:80/product.asp?BookID=m%2e20060926%2dm005%2dw009%2d011
摘要註:	本書主要內容為電路測試、分析的基本概念和理論，數字電路的描述和模擬方法，組合電路和時序電路的測試生成方法，專用可測性設計，掃描和邊界掃描理論，IDDQ測試，隨機和偽隨機測試原理，各種測試生成電路結構及其生成序列之間的關係，與M序列相關的其他測試生成方法，內建自測試原理，各種數據壓縮結構和壓縮關係，專用電路Memory和SoC等的可測性設計方法。
ISBN:	7121003791

VLSI測試方法學和可測性設計
雷紹充

VLSI測試方法學和可測性設計 / 雷紹充, 邵志標, 梁峰著 - 北京 : 電子工業出版社, 2005.
ISBN 7121003791
超大規模集成電路

邵志標

VLSI測試方法學和可測性設計
LDR:01209nam0 2200217 i 450 001 87123
003 2110200 3296030
005 20220920164028.0
009 0296030
010 0 $a 7121003791 $d CNY9.93
100 $a 20091214d2005 em y0chiy0121 e
101 0 $a chi
102 $a cn
200 1 $a VLSI測試方法學和可測性設計 $f 雷紹充, 邵志標, 梁峰著
204 0 $a 電子資源
210 $a 北京 $d 2005 $c 電子工業出版社
330 $a 本書主要內容為電路測試、分析的基本概念和理論，數字電路的描述和模擬方法，組合電路和時序電路的測試生成方法，專用可測性設計，掃描和邊界掃描理論，IDDQ測試，隨機和偽隨機測試原理，各種測試生成電路結構及其生成序列之間的關係，與M序列相關的其他測試生成方法，內建自測試原理，各種數據壓縮結構和壓縮關係，專用電路Memory和SoC等的可測性設計方法。
337 $a 需要下載並安裝APABI Reader軟件閱讀電子圖書
606 $a 超大規模集成電路 $3 95924
687 $3 3973 $2 80000 $a TN470.7 $v 4
700 1 $a 雷紹充 $3 97325
701 1 $a 邵志標 $3 97326
701 1 $a 梁峰 $3 97327
801 0 $a CN $b 方正APABI $c 20080324
856 4 $u http://cec.lib.apabi.com:80/product.asp?BookID=m%2e20060926%2dm005%2dw009%2d011 $z 點擊此處查看電子書
997 $a m.20060926-m005-w009-011

筆 0 讀者評論

多媒體

評論

新增評論分享你的心得，請勿在此評論區張貼涉及人身攻擊、情緒謾罵、或內容涉及非法的不當言論，館方有權利刪除任何違反評論規則之發言，情節嚴重者一律停權，以維護所有讀者的自由言論空間。

Export

取書館別

變更密碼

登入